Pa faterion y dylid eu nodi wrth ddylunio gosodiad deuodau TVS mewn offer cyfathrebu?

一, Rheolaeth fanwl gywir ar gynllun lleoliad ffisegol
1. Optimeiddio cyplu gofodol rhwng nodau amddiffyn a ffynonellau ymyrraeth
Dylid defnyddio deuodau TVS yn yr ardal groesffordd rhwng llinellau signal a rhyngwynebau allanol, megis rhyngwynebau USB, porthladdoedd Ethernet, cysylltwyr antena, ac ati Gan gymryd math penodol o lwybrydd diwydiannol fel enghraifft, nid yw modiwl amddiffyn TVS ei ryngwyneb RJ45 yn ddim mwy nag 8mm i ffwrdd o pin signal y sglodion PHY, sy'n clampio'r pwls ESD cyn cysylltu â'r PCB cyn ei gysylltu. Gall y strategaeth gosodiad hon leihau effaith anwythiad parasitig ar foltedd clamp. Mae data arbrofol yn dangos, pan fydd y pellter rhwng TVS a'r rhyngwyneb yn cael ei fyrhau o 20mm i 5mm, gellir lleihau osgled amrywiad foltedd clamp o 40%.
2. Defnydd clwstwr o unedau diogelu
Mewn rhyngwynebau signal cyflymder uchel fel HDMI 2.1 a PCIe 5.0, mae angen arae setiau teledu aml-sianel i sicrhau diogelwch pâr gwahaniaethol. Mae achos dylunio gorsaf sylfaen 5G yn dangos bod defnyddio sglodion TVS 4-sianel o fewn ystod 10mm o linellau signal gwahaniaethol sy'n mynd i mewn i'r PCB, ynghyd ag efelychiad electromagnetig 3D i wneud y gorau o'r topoleg llwybro, yn lleihau crosstalk rhyng-sianel i lai na -60dB. Gall y cynllun hwn atal trosi ymyrraeth modd cyffredin i signalau modd gwahaniaethol yn effeithiol.
3. Adeiladu stereosgopig o lefelau amddiffyn
Ar gyfer dyluniad PCB aml-haen, mae angen sefydlu system amddiffyn tair lefel o "haen amddiffyn rhyngwyneb haen amddiffyn ardal haen craidd amddiffyn". Mae dyluniad switsh canolfan ddata yn mabwysiadu'r bensaernïaeth hon: mae TVS wedi'i becynnu SMD yn cael ei ddefnyddio ar yr haen rhyngwyneb, mae TVS pŵer uchel wedi'i becynnu PTH wedi'i osod ar yr awyren bŵer, ac mae arae TVS cynhwysedd isel wedi'i ffurfweddu yn ardal graidd y CPU. Mae'r amddiffyniad haenog hwn yn cynyddu cyfradd llwyddiant offer sy'n pasio prawf ymchwydd IEC 61000-4-5 8/20 μ s 6kV i 99.7%.
2, Safoni Gweithredu Dylunio Cysylltiad Trydanol
1. Triniaeth wahaniaethol o'r system sylfaen
Dylai llwybr sylfaen TVS ddilyn yr egwyddor o "ymwrthedd isel agosrwydd annibynnol". Mae dyluniad modiwl cyfathrebu cerbyd penodol yn dangos bod y pin sylfaen TVS wedi'i gysylltu'n uniongyrchol â'r ffoil copr GND mewnol trwy bedwar twll trwodd, ynghyd â stribed copr byr 0.5mm o led, i leihau'r rhwystriant sylfaen i lai na 3m Ω. Ar gyfer dyfeisiau â chasinau metel, argymhellir defnyddio strwythur "sylfaen siâp seren", lle mae'r pin sylfaen TVS wedi'i gysylltu â cholofn sylfaen y casin trwy wifren annibynnol er mwyn osgoi ffurfio dolen gyda'r ddaear ddigidol.
2. Uniondeb gwarant cylched signal
Mewn amddiffyniad signal gwahaniaethol, mae angen sicrhau bod pin sylfaen TVS yn ffurfio'r ardal ddolen leiaf gyda'r llwybr dychwelyd signal. Mae dyluniad modiwl optegol 10Gbps yn mabwysiadu strwythur "coplanar waveguide + TVS protection", lle mae'r sglodyn TVS yn cael ei ddefnyddio'n uniongyrchol o dan y pâr gwahaniaethol, a chyflawnir dychweliad signal trwy awyren GND fewnol 0.2mm o drwch. Mae'r canlyniadau efelychu yn dangos bod y gosodiad hwn yn rheoli'r amrywiad rhwystriant gwahaniaethol o fewn ± 5% ac yn cynyddu ymyl y diagram llygaid 15%.
3. Dyluniad rhwydwaith amddiffynnol yn ddiangen
Ar gyfer sianeli signal critigol, argymhellir mabwysiadu mecanwaith amddiffyn deuol o "brif amddiffyniad + amddiffyniad ategol". Mae terfynell cyfathrebu lloeren benodol wedi'i chynllunio i osod prif gyfres TVS yn y pen blaen RF wrth ychwanegu setiau teledu ategol at fewnbwn y cymysgydd, ac mae'r ddau wedi'u hynysu'n drydanol trwy gleiniau magnetig. Mae'r dyluniad hwn yn sicrhau bod y ddyfais yn cynnal cyfradd gwallau o 10 ^ -12 pan fydd yn destun gollyngiad cyswllt IEC 61000-4-2 ± 15kV.
3, Gweithredu Technegol Sicrwydd Uniondeb Signalau
1. Rheolaeth fanwl gywir o baramedrau parasitig
Mae paramedrau pecynnu TVS yn cael effaith sylweddol ar ansawdd y signal. Mae cymhariaeth o ddyluniad cylched ADC cyflymder uchel yn dangos bod defnyddio'r pecyn TVS 0402 (anwythiad parasitig o tua 0.5nH) yn cynyddu'r paramedr S21 gan 2dB o'i gymharu â phecyn 0603 (anwythiad parasitig o 1.2nH). Ar gyfer signalau lefel GHz, argymhellir defnyddio pecynnau anwythiad isel fel DFN a QFN, a gwneud y gorau o gynllun y pad trwy efelychu maes electromagnetig 3D i reoli'r paramedrau parasitig o fewn ystod dderbyniol.
2. Paru rhwystriant y rhwydwaith amddiffynnol
Mewn{0}}rhyngwynebau digidol cyflym, mae angen i rwydweithiau diogelu TVS gyfateb rhwystriant â llinellau trawsyrru. Mae dyluniad rhyngwyneb PCIe 4.0 yn mabwysiadu cynllun cyfatebol o "gwrthydd cyfres TVS +", sy'n lleihau rhwystriant y nod amddiffyn o 120 Ω i 100 Ω± 5% trwy addasu gwerth y gwrthydd. Mae profion adlewyrchiad parth amser yn dangos bod y dyluniad hwn yn lleihau gorlenwi signal 30% ac yn cynyddu uchder llygaid 25%.
3. Optimeiddio dylunio thermol ar y cyd
Bydd gwasgariad pŵer dros dro TVS yn arwain at godiad tymheredd sylweddol, gan effeithio ar y perfformiad amddiffynnol. Mae dyluniad modiwl TVS pŵer uchel yn mabwysiadu strwythur afradu gwres "swbstrad copr + thermol trwy". Trwy drefnu arae thermol 0.3mm diamedr (bylchiad twll 1.5mm) o dan y sglodion, mae tymheredd y gyffordd yn cael ei ostwng 20 gradd. Ar gyfer cymwysiadau amddiffyn sianeli aml--, argymhellir mabwysiadu dyluniad "cynllun fesul cam + rhigol ynysu thermol" i atal dirywiad perfformiad a achosir gan gyplu thermol.
4, Paradigm gosodiad ar gyfer senarios cais nodweddiadol
1. gosodiad amddiffyn porthladd pŵer
Mewn cylchedau trosi AC-DC, dylid defnyddio TVS ar ôl y bont unionydd a chyn y cynhwysydd hidlo. Mae dyluniad cyflenwad pŵer cyfathrebu penodol yn mabwysiadu strwythur "π - math hidlo + TVS", gyda TVS wedi'i gysylltu yn gyfochrog ar y pen mewnbwn a chynwysorau X/Y i gyflawni amddiffyniad aml-lefel. Mae data prawf yn dangos bod y gosodiad hwn yn cynyddu'r gymhareb atal ymyrraeth modd cyffredin o 30dB a'r gymhareb atal ymyrraeth modd gwahaniaethol o 25dB.
2. RF blaen-cynllun amddiffyn diwedd
Ar gyfer gorsafoedd sylfaen 5G NR, mae angen defnyddio setiau teledu cyn mwyhadur sŵn isel (LNA) a mabwysiadu cynllun amddiffyn hybrid o "limiter + TVS". Mae dyluniad gorsaf sylfaen macro yn dangos bod y sglodyn TVS yn cael ei ddefnyddio 15mm y tu ôl i'r porthladd antena, a defnyddir cyfyngydd i gyflawni ystod amddiffyn ddeinamig o -10dBm i+25dBm. Mae'r dyluniad hwn yn rheoli diraddiad derbyn sensitifrwydd o fewn 0.5dB.
3. Cynllun amddiffyn rhyngwyneb digidol cyflym
Yn y rhyngwyneb Ethernet 100G, mae angen dylunio amddiffyniad TVS ar y cyd â'r Retimer. Mae dyluniad switsh canolfan ddata yn mabwysiadu strwythur "arae TVS + tagu modd cyffredin", gan ddefnyddio TVS wrth fewnbwn yr ail-amserydd, ac addasu anwythiad y coil tagu (100nH@100MHz) Gwireddu cydbwysedd rhwng amddiffyniad a chywirdeb signal. Mae profion wedi dangos bod y dyluniad hwn yn gyson yn cynnal cyfradd gwallau o dan 10 ^ -15.
5, Methodoleg Dilysu ac Optimeiddio
1. System wirio efelychiad
Sefydlu llwyfan dilysu aml-ddimensiwn sy'n cynnwys efelychiad cylched SPICE, efelychiad electromagnetig 3D, ac efelychiad thermol. Cafodd dyluniad modiwl cyfathrebu ei optimeiddio ar gyfer gosodiad TVS trwy efelychiad Ansys HFSS, gan arwain at gynnydd o 40% mewn effeithlonrwydd amddiffyn ESD; Gwirio cywirdeb y signal trwy efelychiad Diweddeb Sigrity i sicrhau cyfradd basio 100% ar gyfer templedi diagram llygaid.
2. Proses brofi a gwirio
Datblygu mecanwaith dilysu deuol o "brofi labordy+ar-brofion safle". Dylai profion labordy gwmpasu safonau cyfres IEC 61000-4, a dylai profion ar y safle ganolbwyntio ar wirio perfformiad amddiffynnol mewn amgylcheddau electromagnetig cymhleth. Casglodd rhai offer cyfathrebu cludo rheilffordd dros 2000 o setiau o ddata digwyddiadau ESD trwy brofion gwirioneddol mewn 10 gorsaf nodweddiadol, a gwnaethant optimeiddio'r cynllun amddiffyn yn barhaus.
3. Dadansoddiad Modd Methiant
Sefydlu cronfa ddata methiant TVS a chynnal dadansoddiad achos sylfaenol ar ddulliau methiant megis cylched agored, cylched byr, a gollyngiadau. Mae achos penodol yn dangos bod y gyfradd fethiant a achosir gan graciau pad TVS yn cyfrif am 35%. Trwy optimeiddio'r broses ddylunio a sodro pentwr PCB, mae cyfradd fethiant y math hwn wedi'i ostwng i lai na 0.5%.
https://www.trrsemicon.com/transistor/voltage-regulators/surface-mount-super{5}}cyflym-adferiad-rectifier.html