Transistor uwch PMOS

Yn ystod y blynyddoedd diwethaf, mae transistorau gwell PMOS (a elwir yn swyddogol fel transistor lled-ddargludyddion metel ocsid p-sianel) wedi denu llawer o sylw yn y diwydiant lled-ddargludyddion. Oherwydd ei ddefnydd pŵer a pherfformiad rhagorol, mae transistorau wedi'u gwella gan PMOS wedi'u defnyddio'n helaeth ac maent wedi dod yn bwynt ymchwil pwysig mewn diwydiannau effaith uchel.

Mae transistorau gwell PMOS wedi esblygu o seilwaith PMOS. Mewn transistorau PMOS, cyflawnir dargludiad trwy ffurfio sianeli math-n ar swbstrad math-p, gan orfodi electronau i wrthdroi. Ond mae'r gollyngiad hwn yn achosi i'r transistor PMOS ddiffyg effeithlonrwydd mewn senarios gweithredu pŵer isel. Felly, mae transistorau gwell PMOS yn cael eu gwella ar sail strwythur transistor PMOS, gan ddisodli rhwystriant uchel sianeli math n mewn transistorau PMOS â rhanbarthau gweithredol ffynhonnell n-math / draen. Gall y gwelliant hwn leihau'r defnydd o bŵer a achosir gan ollyngiadau yn effeithiol a gwella effeithlonrwydd transistorau.

Mae ymddangosiad transistorau gwell PMOS yn bennaf i lenwi diffygion PMOS mewn senarios cais pŵer isel. Mewn senarios gweithio pŵer isel, mae transistorau PMOS sy'n aneffeithlon oherwydd gollyngiadau bob amser wedi bod yn broblem o'i gymharu â transistorau NMOS. Felly, mae ymddangosiad transistorau gwell PMOS yn darparu llwybr newydd i ddatrys y broblem hon. Yn ogystal, mae gan transistorau uwch PMOS fanteision unigryw eraill hefyd.

Yn gyntaf, mae lled band a chyflymder da gan transistorau PMOS uwch. Mae hyn yn bennaf oherwydd bod y gyffordd PN rhwng y cysylltiad rhanbarth gweithredol a'r swbstrad yn strwythur dylunio transistorau gwell PMOS yn helpu i wella cyflymder y transistor, gan wella ei gyflymder trosglwyddo data yn fawr.

Yn ail, mae gan dransisorau uwch PMOS gerrynt gollyngiadau is. Pan nad yw'r tiwb transistor yn gweithio, mae cerrynt gollyngiadau'r transistor bob amser yn bodoli, a all arwain at or-ddefnyddio pŵer. Gall strwythur gwell transistorau uwch PMOS leihau cerrynt gollyngiadau yn effeithiol, a thrwy hynny leihau'r defnydd o bŵer.

Yn ogystal, mae transistorau gwell PMOS yn disodli'r adeiladwaith NMOS yn CMOS o'i gymharu â math arall o transistor - transistorau CMOS. Mewn dyluniadau DRAM dwysedd uchel yn seiliedig ar unedau 1T-DRAM, gall perfformiad transistorau uwch PMOS gyrraedd dwywaith yn fwy na 0.8V cyflenwad pŵer o dan yr un amodau ardal. Felly, mae gan transistorau gwell PMOS ragolygon datblygu uwch mewn dyluniad DRAM dwysedd uchel.

Yn y cyfamser, gall transistorau gwell PMOS hefyd wella eu perfformiad a'u sefydlogrwydd trwy gyflwyno technegau prosesu fel microstrwythur ac epitacsi, gan ehangu eu hystod cymwysiadau. Er enghraifft, o dan chwistrelliad cerrynt trawst isel, gellir gwella perfformiad transistorau gwell PMOS tua 30%. Yn ogystal, gall puro crisialau epitaxial ocsid leihau effaith amhureddau ocsigen ar drawsistorau gwell PMOS yn effeithiol, gan wella eu dibynadwyedd a'u sefydlogrwydd.

https://www.trrsemicon.com/transistor/p-channel-enhancement-mode-field-effect.html